台南搭車很快就到了，到達樓層後電話給ＨＲ會出來接人
考卷內容考這些
1.step hole 定義 然後給波形算time
多少
2.Async rst / sync rst
3.Cnt verilog code
4.給verilog 畫波形圖
5.CDC
6.組塞 非組塞
7.除頻 跟 相位
8.FSM 基本兩個差別概念 應用 給例子寫verilog code
面試問答
投影片
基本上都是簡報對答，過去工作經驗為主，盡量以ｂｌｏｃｋ 方試圖呈現，好比ＳＰＩ就有很多可以說明。
面試建議
準備好考題跟平常心，公司偏好有經驗的人，整體面試上主管人蠻好的，但現階段需要的都是有能力的人，所以盡力表現就好。
