我總共面試3個部門
2023正職 BU2 中小尺寸觸控IC
2023正職 BU2 中小尺寸驅動IC
2023正職
大尺寸驅動IC
都可以轉研發替代役
一開始會寫考卷
然後會開始面試
因為部門有在新竹 台中 南科
所以會遠端面試
Q3.請問這個team主要作的內容是甚麼?大概這個有多少人?
A3.是中小尺寸的driver IC ，大概有20人，然後會把design交給後端的驗證和APR和FPGA team做後續流程
Q4.請問一年大概會做幾顆IC? 每顆IC的流程是甚麼樣子?
A4.一年做3顆IC，是會整合CPU platform, OLED, SRAM, adc, pcom等的SOC，每顆IC大約1個月討論規格，3個月design，3個月驗證和下線
Q5.請問新人訓練流程是怎麼樣子?
A5.前3個月看datasheet 直接跟著project去熟悉tool和環境，然後開始做project
Q6.請問上班時間怎麼樣? 可以遠端嗎?
A6.平常1900-2000上班，不建議遠端
Q7.請問平常會跟哪些team一起co-work?
A7.類比team會給constraint，然後數位要給waveform去模擬
touch team一起整合觸控的需求
IP team去開IP規格
系統工程師去討論FPGA和驗證
FAE會把客戶問題帶回來給你
測試team要給pattern去測試
面試問答
FIFO 有甚麼特性?
通常是環狀的，會用register或memory組成
FIFO是讀比較快還是寫比較快?
通常讀會比寫快，因為寫得比較快會讓FIFO來不及存
怎麼判斷FIFO滿了?
write pointer +1 = read pointer
FIFO遇到CDC如何解決?
跨clock domain主要遇到的問題是meta stability ，
如果是1bit那麼可以用synchronizer解，其架構是2層DFF，可以降低meta stability的機會，但實際上做產品可能會用到3層DFF，
如果是多個bit，可以使用FIFO(memory base)來做，或是每個bit獨立做synchronizer，並等全部都同步好在往下做。
FIFO的CDC做在讀還是寫?
做在讀，因為讀比較快需要做CDC
如果沒有做CDC會導致DFF的Q有甚麼問題?
會有mestability問題，不知道0還是1
那以一個遇到CDC的DFF來說，最後會是0還是1，還是0.5?
數位電路只有0或1，沒有0.5，但是0或1都有可能出現，如果用電壓分析儀器才會在上面看到0.5，但是最終傳下去還是只有0或1
面試建議
Q3.請問這個team主要作的內容是甚麼?大概這個有多少人?
A3.是中小尺寸的driver IC ，大概有20人，然後會把design交給後端的驗證和APR和FPGA team做後續流程
Q4.請問一年大概會做幾顆IC? 每顆IC的流程是甚麼樣子?
A4.一年做3顆IC，是會整合CPU platform, OLED, SRAM, adc, pcom等的SOC，每顆IC大約1個月討論規格，3個月design，3個月驗證和下線
Q5.請問新人訓練流程是怎麼樣子?
A5.前3個月看datasheet 直接跟著project去熟悉tool和環境，然後開始做project
Q6.請問上班時間怎麼樣? 可以遠端嗎?
A6.平常1900-2000上班，不建議遠端
Q7.請問平常會跟哪些team一起co-work?
A7.類比team會給constraint，然後數位要給waveform去模擬
touch team一起整合觸控的需求
IP team去開IP規格
系統工程師去討論FPGA和驗證
FAE會把客戶問題帶回來給你
測試team要給pattern去測試
