整體流程滿標準的，先筆試、再面談。
一開始會先拿到兩份筆試題，一份是數位 IC 設計相關的技術考題，內容大多圍繞在邏輯
設計、Verilog、電子學等基本觀念；另一份則屬於機智問答或邏輯測驗，偏向考思考反應。
筆試結束後，主管會親自進來進行面試。
面談時主要會以剛剛那份數位 IC 考卷為主，請你解釋作答邏輯，甚至會要求你到白板上畫出波形圖，現場討論電路行為。整體氣氛算是輕鬆友善，主管會和你互動、討論你的想法，過程中其實可以學到不少，也能發現自己還有哪些地方需要加強。
面試地點在台元科技園區，環境乾淨整齊，整個流程大約花一個下午的時間。公司給人的感覺算是中等規模、氣氛不錯的二～三線公司，整體氛圍還滿舒適。
面試問答
看波形圖寫verilog code
verilog code
面試建議
不過後續等待通知的時間比較久，我當時甚至已經拿到其他一線公司的 offer 並完成簽核，才接到這邊通知錄取的電話。人資在聯絡時還會詢問對方開的薪資範圍，看得出公司在薪資談判上會依情況調整。若有更好的機會，其實建議可以往上挑戰看看。
就面試難度來說不會太高，只要把基礎準備好就行。建議重點放在：
邏輯設計與電子學基礎
VLSI 概念
Verilog 語法與常見電路實作
若有在 ICLab 做過相關專題，會是加分項
整體來說，這是一場能互動討論、氣氛不錯的面試經驗，即使最後沒選擇加入，也能藉此檢視自己的底子與不足之處，算是蠻值得的一次歷練。
