面試問答
Current mirror如何設計
為了降低mismat...
共有三位主管同時進行面試,主要先報告自己的碩論,基本上每一頁都會被問問題,首先是電路Spec如何設計,各個block,例
如S/H circuit、current mirror、comparator等等設計考量,包括電路操作原理,noise、mismatch及Sizing為何如此設計等細節均會詢問。
面試問答
Current mirror如何設計
為了降低mismatch及Channel length modulation issue,Length需設大一點增加output resistance
面試建議
要把碩論內容都熟悉準備好,投影片每一頁都要先預想會被問到什麼問題,以及該如何有條理的口述出來,很吃臨場反應,所以最好先多面幾間公司再來