面試問答
一個32bit的加法器的test key怎麼設計？至少要跑幾組才能確定加法器功能完好？
這題我(沒數位經驗)...
有一面二面
一面的面試官是同部門兩位資深工程師，一開始請我簡單自我介紹，但我本來瑞昱只有投類比的，卻是數位驗證找我面試，
於是就直接問了一下這件事。面試官的回答是：在研究所很少有人是專門做驗證的，因此他們尋找人才是不設限科系與實驗室主題，哪怕我一點數位IC的經驗都沒有，還是可以邀請來面試看看潛力如何。之後問了兩個問題(都不算有回答出來)，一題是RC circuit的充電過程，用能量守恆與電量守恆解出來卻不一樣，為何？一題是test key設計。問完之後就結束了，換讓我問問題。
二面應該是部經理，一開始就說知道我不是專業的，就先稍微詢問了我一面的狀況、以及一面面試官問我的問題，然後部經理原本有準備一疊數位IC的考卷的，最後一題都沒問，只問我要怎麼取log7能逼近到最準確。由此可以看出驗證部門沒有IC經驗真的一點都沒關係，只要能展現出廣闊的思維與數學能力就有機會錄取。
面試問答
一個32bit的加法器的test key怎麼設計？至少要跑幾組才能確定加法器功能完好？
這題我(沒數位經驗)大概在白板上愣了2分鐘，但是最後有想出一個完整的思路並回答之。事後我詢問面試官標準答案是什麼？回答是：沒標準答案，要100%確定加法器功能完好的話就要跑全部的可能，即2^32組test key，但那是不可能的。而如何用最少的test key測出最多的功能，這就是驗證在做的事。
面試建議
驗證感覺會是個有趣的工作，只要邏輯好、思維敏捷就有機會能錄取。會coding、verilog、以及systemverilog是很大的加分，但那也可以之後再學。面試給我的感覺是在找有數學潛力的新人。
