進入公司會有HR帶你到會議室，一開始會有專業試卷 :考一些OP閉迴路放大器 C語言 datasheet翻譯 和一些簡單電
路學，寫完後等主管近來面試，聊天過程算是蠻輕鬆的，了解工作內容:需要用到Orcad和verilog公司會有訓練課程，感覺訓練算是蠻精實的，然後公司不太需要加班分紅的情況也不錯，整體面試感覺很不錯。
面試問答
論文有遇到怎樣的瓶頸
碩論題目在學界是很新的，主要是knowhow不足常常會卡在一些PDK上的使用問題，都需要去花很多時間摸索。
面試建議
1.工具與技能提示
工作會用到 Orcad（繪製電路圖）與 Verilog（數位電路設計）。
若尚不熟悉，建議先看過基本操作與語法，面試時可表達學習意願（公司會提供訓練，但有基礎會更受青睞）。
2.態度與提問建議
面試氛圍輕鬆，但仍建議準備 2-3 個問題詢問主管，例如：
(1)訓練課程的長度與考核方式？
(2)團隊目前使用哪個 FPGA 平台或開發流程？
(3)可主動提及對「不常加班」與「紮實訓練」的重視，表現出穩定性與長期發展的意願。
