(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。 #LI-KF1 職缺需求 熟悉OFDM通訊系統及演算法或控制理論 • 熟悉LTE/NR PHY者尤佳 • 熟悉 Assembly Matlab, TCL, C, C++, Perl/Scripting,Embedded System 者尤佳 • 熟悉 GSM/LTE/5G/Wimax/NB-IoT、Ethernet 1G-T/10G-T、Ethernet 10GEDC, 56G-PAM4、10G/25G/56G/112G SerDes、Mixed-signal等系統尤佳 • 熟悉儀器的操作-- VSG, VSA, Signal analyzer, channel emulator. WiFi PHY algorithm background • Ethernet PHY algorithm Background
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。 #LI-KF1 職缺需求 修習過影像相關課程與數位IC相關課程，如：訊號處理、數位影像處理、視訊壓縮、數位IC設計、數位IC設計實驗、計算機組織、計算機結構；Verilog, Synthesis, STA (Prime Time) tool, Formal (LEC), APR Tool, MATLAB, Shell Script, Perl, Python, C/C++
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。#LI-KF1 職缺需求 修過電子學、電路學、邏輯設計、積體電路設計、用過Linux, SPICE, Laker/Virtuoso等工具；瞭解半導體元件製程，邏輯測試者尤佳；有論文發表于電路設計或測試相關期刊優先
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。#LI-KF1 職缺需求 熟悉通訊原理、無線通訊、數位訊號處理、數位IC設計、數位IC設計實驗；Language: Verilog (Must), Shell Script, C (Good to have); Digital IC Design Tool: Lint tool , Synthesis tool, Power QC tool, Cross clock domain check tool
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。#LI-KF1 職缺需求 [2026年應屆碩士/博士畢業生適用，投遞履歷請附上大學/研究所成績單] • 天線設計與驗證 • 系統功耗驗證 • 高速信號驗證 • 5G平台與 WIFI/Bluetooth 裝置規劃/製作 • 影像分析算法/工具開發, power IC 開發與驗証
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。#LI-KF1 職缺需求 修習過影像相關課程與數位IC相關課程， 如訊號處理、數位影像處理、視訊壓縮、數位IC設計、數位IC設計實驗、計算機組織、計算機結構
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。#LI-KF1 職缺需求 熟悉數位IC相關課程，如：數位邏輯設計、積體電路設計、超大型積體電路設計VLSI 、電子學 計算機概論、計算機結構、數位IC設計、數位IC設計實驗、計算機組織、計算機結構、數據分析、人工智慧；Verilog, Linux Shell Script, Perl, Python, C/C++, Synthesis and APR tools
(請留意：為加快面試安排時間，2026校招僅限定投遞5個職缺)我們在找這樣的你： 資工/資管/電子/電機/電信/通訊/電控相關研究所背景，對行動通訊、無線及寛頻連結、家庭娛樂晶片解決方案有濃厚興趣的2026年應屆畢業生。 勇於表達意見，以團隊成功為目標，面對困難不輕易放棄，總是在想更好的做法，擁有創新及不斷學習的精神。 聯發科技邀請您，與全球最頂尖的菁英一同合作，彼此激盪最新的創意與解法，共同挑戰每一個不可能。#LI-KF1 職缺需求 [2026年應屆碩士/博士畢業生適用，投遞履歷請附上大學/研究所成績單] 歡迎具備以下經驗及專長的你：熟悉 Android/Linux 行動安全或軟體漏洞開採技術；Computer Organization & Architecture (計算機組織 & 結構) / 作業系統 (Operating System)；具安全代碼審查、漏洞分析經驗；具安全測試經驗尤佳 (例如: 模糊測試和滲透測試)；熟悉軟體工程或具著開發流程管理或自動化經驗者尤佳；曾發表過 CVE 者或參與資安競賽/Bug Bounty 者尤佳
1. 負責高速 Serdes相關開發, 包含驗證, 客戶支援(熟悉架構, 韌體、除錯、優化及測試等工作項目) 2. 開發測試自動化 3. 協同團隊共同完成系統雛型建立及性能優化與調適 4. 達成客戶端產品導入，並支援產品量產 職缺需求 1. 碩士以上; 電機工程、電信工程、通訊工程、電控工程、電子工程、資訊工程、自動控制、相關科系畢業為主. 2. 熟悉 C, C++, Python, C# and embedded system, matlab 3. 具備高速SerDes的系統驗證與量產經驗 4. 具備SIPI、光模組相關經驗尤佳 5. 自發性及學習力強、良好的溝通能力及團隊合作經驗 6. 具備英文口說與讀寫能力
1. Smartphone (Low Power Architect) and Automotive (Power control) 2. Not a management position 3. Short term:digital IP design/integration of power control IPs with zero bugs Long term:define power control arch for smartphone or automotive products develop new tech for power control 職缺需求 1. Familiar with digital IC design, implementation (DFT/STA/CDC), and FPGA emulation flow 2. Familiar with SoC architecture, embedded processor, and bus (AMBA AXI/CHI, NoC) 3. Experience with memory subsystem design (cache, DRAM controller) is a plus 4. Experience with low power design (power manager) or analysis (power modeling, profiling) is a plus 5. Experience with automotive electrical architecture (CAN, LIN, Ethernet) is a plus 6. Experience with functional safety design & flow (FMEA, FMEDA, DFA) is a plus
1. 應用於I/O 小晶片的 SerDes 設計驗證工作. 包含從原型測試到量產晶片, 並與類比, 數位和演算法設計團隊合作. 2. 負責實現 SerDes 韌體設計, 以驗證連線效能和實現量產測試 3. 負責建立自動測試和資料分析, 以測試SerDes的晶片特性和分析失效晶片 職缺需求 1. 電機和通訊相關科系碩士以上畢業 2. 熟知有線通訊原理, 例如 SerDes, USB, PCIe, MIPI 等 3. 具備韌體驅動程式設計的經驗 4. 理解類比或數位前端原理尤佳, 例如 Rx, Tx, PLL, CDR, EQ 等 5. 曾經開發自動化測試程式尤佳 6. 曾經操作相關測試儀器尤佳, 例如 PPG, BERT, Scope 等
AI Model development, system level modeling and HW/SW system level bottleneck analysis 職缺需求 AI Model development, system level modeling and HW/SW system level bottleneck analysis 1. RTL design experience 2. Chip level architecture design or System level C/C++/SC modeling experience is a plus 3. C/C++ programming is a plus 4. SystemC, TLM2.0 and ESL experience is a plus 5. SW based emualtor or HW based emulator experience is a plus
Product 2.5D/3D/3.5D heterogeneous package development, LPDDR/HBM/IPM development for advanced package, product memory roadmap, package memory architecture , customized HBM development 職缺需求 1. >10yrs DRAM (LPDDR/HBM..) technical experience, RD is a plus. 2. Familiar with memory design, architecture, process, packaging, materials… 3. Project handling experience
1. 達成業務目標，包括Rev.、GM、OPM目標 2. 良好的營運管理，包括需求分析、FIN 以及確定差距和實現目標的行動計劃 3. 庫存管理 4. 市場/競爭情報 5. 熟悉AI, AIPC, server,車用市場 職缺需求 1. 10年以上半導體產業經驗 2. 8年以上專案, 庫存管理經驗 3. 較強的半導體產業、供應鏈、財務分析能力，熟悉WIFI/TV/平板/IOT，汽車/AI/server優先 4. 具備Foundry/OSAT工作經驗者佳 5. 良好的書面和口頭溝通能力以及出色的簡報技巧 6. MBA優先
Mediatek Inc. is seeking a full-time Engineer to work for Project Management Office of Central Design Group, who -- has strong experience in project planning, issue tracking and risk management -- is willing to learn new skills and improve process efficiency and effectiveness Responsibilities: -- Closely work cross-functionally with project team as non-technical project manager to ensure project achieves its goal -- Perform Stage-Gate activities and Risk management and enforce adherence of PMO process/template for assigned projects -- Provide clear and frequent updates to line manager and senior stakeholders to facilitate high-level management -- Use data to support the decision-making process and help to improve project execution Central Design Group的PMO Engineer 需求的工作能力包括: -- 優異的專案規畫, 追蹤, 風險控管能力 -- 樂於學習並且致力於效率與效能改善 工作重點: -- 擔任非技術專案管理者與各單位合作使專案順利達成目標 -- 負責專案的Stage-Gate 流程落實及風險控管 -- 提供高階主管清晰的報告 -- 善用資料來幫助計畫決策過程及持續改善 職缺需求 1. BS degree is required for this position, a MS is preferred. in EE/CS related or other management/business related field 2. At least 3 years of project management experience with a proven delivery 3. Excellent written and verbal communication skills in English and Mandarin 4. Chip design knowledge is preferred 5. PMP/ASPICE/CMMI certifications are a plus 6. Self-motivated and result-oriented person with outstanding communication, inter-person skill
Wi-Fi架構和數位電路設計 整個晶片的時鐘、測試和重置規劃 低功耗數位設計 從RTL到閘級的SoC晶片整合，包括時序收斂和可測試性 設計方法和整合流程改進 職缺需求 最好有晶片整合經驗 熟悉前端或後端實現流程及相關EDA工具 熟悉clock/MTCMOS/power/reset 電路設計 瞭解Low power design and low power 分析工具和流程 熟悉包含MCU、平台接線和記憶體控制介面的SoC平台架構
1. 5G modem 架與數位電路設計 2. CLK, 測試, Reset相關設計與規劃 3. 低功耗設計 4. 系統整合 RTL 到 Gate level, 含STA 職缺需求 1. 晶片層級整合經驗 (五年以上經驗) 2. 熟悉前端或後端實作流程及相關EDA工作 (五年以上經驗) 3. 熟悉Clock Tree功耗分析與改善
• Identify and anticipate key AI/Generative AI market/technology trend and contribute the result to product planning of Mediatek Dimensity SOC and prepare market requirement document and feature requirement • Lead customer engagement, define and execute product strategy in the area pertaining to AI/generative AI, including cross domain requirements. • Develop technology roadmap and product selling points by working closely with R&D team and contribute the result to Mediatek Dimensity SOC product GTM • Participate in pre-sales activity together with sales team, supporting team and product management team • Regular and frequent visit to OEM and 3rd parties to build/maintain relationship, and form strategic partnership 職缺需求 1. Familiar with DSP and APU and machine learning technology; 2. Experience in AI framework, optimization, AI system or application integration is a plus; 3. Experience in app development is a plus; 4. Show strong reasoning and logical thinking skills 5. Experience in technology/marketing planning and customer engagement 6. Demonstrate the ability to conduct competitive analysis and form strategic product plan; 7. Fluent in English speaking and writing
1.使用 Zebu, Palladium, HAPS, and FPGA建立晶片生產前系統驗證硬體環境.。 2.整合與除錯xPU。 3.建立RTL/netlist仿真模擬環境。 4.定義與分析效能與功耗指標並給出系統優化建議。 職缺需求 1.熟悉晶片生產前模擬驗鄭環境 (Zebu, Palladium, HAPS, FPGA)。 2.實際上手過大型硬體系統整合(APU, GPU, NPU, CPU, MM, MODEM)。 3.熟系硬體設計語言與腳本語言 (Verilog, SystemVerilog, Perl, Tcl, Python, C/C++) 4.於集成電路晶片設計業功做超過4年為佳。 5.具手機/電腦晶片設計經驗為加分項。
We are look for a technical expert who has profound knowledge in cmos image sensor and camera system Key Responsibility • Identify and anticipate key market/technology trend and contribute the result to product planning of Mediatek Dimensity SOC • Lead customer engagement, define and execute product strategy in the area pertaining to camera system • Develop technology roadmap and product selling points by working closely with R&D team and contribute the result to Mediatek Dimensity SOC product execution 職缺需求 Requirement • Familiar with CMOS image sensor technology; • Experience in computer vision and display is a plus; • Experience in ISP pipeline is a plus; • Demonstrate deep understanding in technology/marketing trend, customer need by providing analysis report and business proposal; • Demonstrate the ability to conduct competitive analysis and form strategic product plan; • Participate in pre-sales activity together with sales team, supporting team and product management team • Regular and frequent visit to OEM and 3rd parties to build/maintain relationship, and form strategic partnership
上刊登職缺 
