1. 使用模擬工具分析汽車SoC的性能、功耗和熱管理指標。 2. 改進模擬模型，識別並針對SoC最佳化領域。 3. 實施策略，提升車載SoC的性能和效率。 4. 自動化評估流程，實現持續的SoC最佳化。 5. 跟進汽車SoC設計的最新進展，專注於系統層面的改進。 職缺需求 1. 熟悉SoC架構，包括處理器、記憶體和系統快取。 2. 熟悉性能模擬工具和系統性能分析方法。 3. 對汽車電子系統的功耗和熱管理有深入理解。 4. 至少2年以上相關領域的工作經驗，熟悉車用軟硬體架構者佳。 5. 熟悉Python、C或C++。 6. 良好的溝通技巧，能夠清晰地表達技術概念和設計方案，並能在多個軟體與硬體團隊中有效合作。 7. 具備快速學習新技術的能力，並能適應快速變化的技術環境。
CPU IC 產品發展, 產品量產管理與良率改善, 除錯與問題的解決 職缺需求 1. 碩士以上, EE相關的領域 2. 熟悉IC製程與半導體元件物理 3. 熟悉IC 產品發展, 產品量產良率與良率改善經驗 4. 負責IC產品發展與除錯與問題的解決 有以下經驗更佳 1. C & assemble coding經驗 2. 半導體製程背景 3. Perl or Python 的經驗
記憶體專案整合採購經理 1. 新產品專案管理 (記憶體產業/市場分析) 2. 採購流程/IT工具開發和管理 3. 實作採購產銷 4. 供應商管理和合約管理 職缺需求 1. 產業經驗： 至少 8 年專業經驗，且對半導體產業有深厚的了解。 2. 供應鏈專業： 具備整合跨國供應鏈合作專案（涵蓋台灣、韓國、日本、美國等地區）的實務經驗與能力。 3. 流程開發： 能夠支援並推動新商務流程的規劃與管理。 4. 加分條件： 具備生產相關 IT 系統整合的實作經驗。
1. Manage and enhance supply chain planning systems. 2. Supply chain B2B system operations. 3. Design cross-functional integrated systems based on users' required functions. 4. Process Re-engineering: Review existing supply chain workflows to identify bottlenecks and redesign processes to enhance agility. 5. Dashboards: Implement real-time management dashboards to provide a supply chain control tower. 6. Risk Detection and Issue Resolution: Develop alert systems to detect operational risks early and accelerate issue resolution. 職缺需求 1. Over 3 years of experience in semiconductor production planning, supply chain B2B system, system design consulting, or digital transformation. 2. Demonstrated success in leading B2B projects, system design and integration projects, or process re-engineering projects. 3. Strong understanding of semiconductor production planning system and manufacturing process. 4. Strong project management skills. Ability to self-manage multiple projects simultaneously and meet deadlines. 5. Strong team player with excellent cross-functional collaboration and communication skills. 6. Fluent in English. 7. Experience with visualization tools (Power BI/Tableau) for creating dashboards, or AI/RPA applications is a plus.
8+ years experiences in IC Advance Package Design such as 3DIC Development, ASIC (APR) design, flow development, and EDA enablement KEY RESPONSIBILITIES: Contribute to the development and enhancement of design methodologies for 2.5D and 3D IC advanced package design. Lead the development of new design and signoff flows for physical, electrical, and thermal quality assurance. Support package design teams in defining a tool roadmap for advanced package design. Contribute to interposer designs, advanced package designs, and test vehicles for the product design roadmap and feasibility. Represent the Package design team in customer engagements for advanced package designs. 職缺需求 1. Strong experience in APR coding specific to ICC2 (or 3DIC Compiler) or Innovus (or Integrity 3DIC). 2. Very good knowledge of EDA tools programming skills: TCL, PERL or SKILL, and Python programming. Experience in interposer design for 2.5D, CoWoS, InFO, and other 3D advanced packaging technologies. 3. Experience in collaborating with layout engineers for substrate design and layout using Cadence APD. 4. Good communication and presentation skills for executive project coordination. 5. Good understanding of Signal Integrity and Power Integrity principles is a plus. 6. Experience in working with assembly, foundry, and substrate vendors is a plus. 7. Experience in 3DIC PDK development and enablement is a plus.
負責設計並優化數位相機及影像信號處理領域之IC，與演算法團隊協作，共同開發領先業界的影像處理解決方案，應用於智慧型手機、平板、車用及家庭娛樂等高成長市場。 工作職責 : - 與演算法工程師協作，設計高效能影像信號處理（ISP）/電腦視覺（CV）電路 - 提供優化硬體方案，達成IC設計「黃金三角」：最小矽面積、極低功耗、最佳影像品質 - 負責RTL設計、模擬、驗證、邏輯合成與整合流程 - 參與專案系統架構與技術研討，提出創新設計方案 - 支援產品跨部門整合及技術溝通 職缺需求 必備條件 : - 熟習 RTL 數位電路設計（Verilog/VHDL） - 熟悉數位製程與電路設計基礎 加分條件 : - 熟悉數位相機架構 - 熟悉數位邏輯合成流程（logic synthesis flow） - 具備C/C++程式語言基礎知識 - 了解基礎信號處理原理 - 主動積極、自我學習意願高
1. 顯示子系統設計(架構, RTL和整合) 2. 顯示模組IP設計 3. 顯示界面設計 (如. MIPI-DSI) 4. 低功耗顯示設計 5. 顯示系統優化 (PPA, ecosystem SOC/DDIC/LCM) 6. 顯示技術開發 (手機, 車用, 智能眼鏡等) 職缺需求 1. 熟習IC數位設計, RTL整合流程 2. 有多媒體或顯示相關設計經驗尤佳 3. 有低功耗設計經驗尤佳 4. 有晶片整合經驗尤佳 5. 有顯示ecosystem經驗尤佳
1. 2.5D/3.5D package technology development 2. SoC/Memory heterogeneous integration package development 3. Package technology integration, NPI and MP 4. Project management 職缺需求 1. Advanced package technology development including: EMIB/EMIB-T/2.5D/3D 2. Package technology integration and NPI, MP experience 3. EMIB-T SBT/TCB manufacturing 4. System integration experience is a plus 5. Packaging experience >6years
1. FR1/FR2/FR3射頻收發機設計 2. 低雜訊放大器, 混頻器, 訊號源產生器, 放大器鏈, 功率放大器設計 3. 低功耗射頻電路設計 4. 射頻設計方法及整合流程優化 職缺需求 1. 熟悉射頻電路設計觀念及組成單元工作原理 2. 有低功耗射頻晶片下線經驗 3. 熟悉射頻電路設計和電磁模擬軟體使用
1. 參加 IEEE 802.11 會議, 協助發展新的 wi-fi 規格並與將需求設計架構實現在聯發科 wi-fi chip 內 2. 設計 Wi-Fi Platform 與 STA 系統架構, 協助開發改善 performance, QoS 需求 職缺需求 1. 必須熟悉 C/C++ 程式語言 2. 熟悉 systemC 和相關的 modeling 概念 3. 學習過作業系統,計算機結構, 演算法和網路相關課程 3. 對系統分析與架構設計有興趣
架構與規格設計： 定義與設計射頻積體電路 (RFIC) 系統架構，並制定先進通訊解決方案的詳細技術規格。 校準與控制開發： 開發並驗證射頻校準演算法與射頻系統控制流程，以優化收發器在各種環境下的效能表現。 通訊系統與數位訊號處理： 設計無線通訊系統，並針對射頻性能優化與非理想特性補償，開發專用的數位訊號處理 (DSP) 演算法。 職缺需求 射頻電路專業： 具備射頻積體電路 (RFIC) 架構規劃與電路設計之相關背景或經驗。 通訊系統知識： 具備紮實的通訊系統基礎理論與知識。 EDA 工具應用： 熟練使用 MATLAB、ADS 或 SystemVue 等業界標準設計與模擬工具。 通訊標準熟悉度： 熟悉無線通訊標準，如 Wi-Fi、Bluetooth、LTE 或 5G NR 等。 註: 電子、電機、通訊工程或相關理工科系之碩士或博士學位且不限相關工作經驗。
• New product implementation, especially in Flip Chip related products • Assembly yield improvement, issue and RMA resolving • Package technology development and process improvement 職缺需求 • Knowledge of development processes for advanced IC packaging technologies and materials, including Wire bond, SMT process, Bumping, Flip Chip, Fan-Out, 2.5D/3D, and CPO packaging. • Familiar with various package structures and technologies, including FBGA, Flip-Chip (FC), PoP, SiP, SMT process. Alternative Phrasings: • RnD/Process experience from IC design house, assembly house and/or Substrate manufacturing for packaging development purpose.
支援汽車 MCU 的 BSP 包 (CPU V/F 控制)： 1. Bringup 2. 性能基準測試 3. MCU/RTOS功能與驅動整合 4. BSP功能驗證 職缺需求 1. 具備ARM Cortex-M或RISC-V架構的MCU相關經驗 2. 具備基於ARM架構的應用處理器（AP）相關經驗 3. 具備RTOS相關經驗，包含FreeRTOS；具備SafeRTOS或AutoSAR經驗者尤佳 4. 具備除錯工具相關經驗，如GDB及ICE 5. 熟悉C與C++ 6. 熟悉MISRA-C尤佳 7. 熟悉ISO 26262或ASPICE尤佳
1. 制定並執行EVB採購及營運策略。 2. 與研發/工程部門協調，確認EVB規格、數量、用途、預算及交期。 3. 探尋合適的EVB供應商，並管理第二來源選項。 4. 發送詢價單，比較報價，協助供應商選擇。 5. 支援技術審查及樣品測試。 6. 確認採購條件，下單並追蹤交貨進度。 7. 管理收貨驗收、處理異常問題，並提供售後服務。 8. 建立及監控關鍵KPI，及時解決問題，並實施流程管控。 9. 維護供應商評估及採購流程，執行稽核與驗收流程。 職缺需求 最低資格： 1. 碩士學位或同等實務經驗。 2. 具備6年供應鏈管理或IC測試產業相關經驗。 加分資格： (1) 有半導體產業相關經驗（晶圓代工、測試OSAT）。 (2) 展現過與工程、營運及分包商跨部門協作的經驗。 3. 熟悉電子試算表及簡報軟體操作。 4. 做事細心、具備強執行力。 5. 擅長書面及口頭溝通。 6. 英語聽說讀寫流利。 7. 能明確了解測試配件的用途及結構。 8. 管理製造測試開發專案的採購、預算、進度與風險，且能與NPI計畫時程協同，領導製造測試開發團隊規劃、開發並部署測試解決方案以支援量產。
1. 供應商管理： 管理主要的基板供應商，並進行嚴格的 QCDST（品質、成本、交期、服務、技術）評估，以確保其符合聯發科的標準。 2. 產能與供應規劃： 監控基板市場動態（特別是ABF基板），以確保長期產能預留以及策略性分配。 3. 風險控管： 追蹤上游原材料（如CCL、T玻纖），並與主要供應商建立全方位的夥伴關係，以預防供應中斷。 4. 成本優化： 透過深入的成本結構分析、流程優化，以及季度／年度價格談判，推動達成成本降低目標。 5. 新品導入與技術協同： 在新品導入（NPI）階段，與封裝設計及研發部門合作，評估供應商的技術藍圖與量產可行性。 6. 跨部門問題解決： 內部協作，快速解決原物料短缺、品質異常與緊急訂單變更等問題。 職缺需求 1. 學歷：碩士學位 2. 經驗：具有7年以上半導體封裝產業採購相關經驗 3. 有IC基板製造流程或上游原料管理的相關經驗者尤佳 4. 具備商業談判能力及良好的成本分析能力 5. 具備優秀的溝通技巧，能以流利的英語參與跨國會議及全球供應商協作 6.能夠應對動態市場波動及緊急需求
• Demonstrate strong sourcing expertise in critical R&D equipment, electronic components, and related services. • Develop and execute sourcing strategies to identify the most cost-effective and dependable suppliers for products and services. • Conduct market and category analyses to assess supply markets, monitor industry trends, and uncover opportunities for cost savings. • Establish and nurture robust relationships with key strategic suppliers. • Collaborate cross-functionally with other departments to ensure sourcing strategies are aligned with overall business objectives. • Lead contract negotiations to secure favorable terms and competitive pricing, particularly for high-value deals essential to maintaining pricing competitiveness, time-to-market, and supply chain stability (including outsourcing, high-speed IO cables and connectors, PCBA, and equipment accessories). 職缺需求 • Minimum 8 years in sourcing and procurement, with a focus on high-speed IO, PCBA, equipment accessory components. • Proven track record in negotiations skills, commodity need and market assessment, cost analysis, and stakeholder management. • Bachelor’s degree in supply chain management, engineering, business administration, finance and related field. • Lead the transformation and embrace the new technology.
1. 蜂窩與GPS/BT/WiFi天線方案開發與驗證 2. 參考手機天線系統設計與驗證 3. 與跨職能團隊（演算法、L1、工具、射頻）合作進行天線相關技術開發。 職缺需求 1. 碩士學位，兩年以上行動裝置無線系統設計與驗證相關經驗 2. 熟悉天線電磁模擬工具 3. 熟悉GPS、Wi-Fi和藍牙技術者優先 4. 有使用手機天線Tuner或開關的經驗者優先 5. 配合算法開發新功能以及驗證, 6. 如具備軟體自動化能力者尤佳
聯發科資料中心團隊始終走在創新前沿，致力於開發驅動全球最先進資料中心的尖端技術。如果您對創新充滿熱情，並擁有推動策略技術發展的專業能力，我們誠摯邀請您加入我們。 我們正在尋找一位獨立創新、思維敏捷的建模工程師加入我們先進的技術探索團隊。您將負責開發和整合軟硬體模型，以支援下一代晶片解決方案的快速原型設計和架構探索。您將運用模擬工具、效能建模框架和進階程式設計技術，實現快速迭代和資料驅動的決策，從而為新技術方向的探索奠定基礎。 職缺需求 · 教育背景：電腦工程、電腦科學或相關領域的學士或碩士學位。 · 工作經驗：4年以上晶片架構、模擬或性能工程建模經驗；有研發路徑探索、高階原型設計或架構研究的直接工作經驗者優先。 · 精通軟體模擬工具（熟悉Gem5、QEMU、Simics或其他平台者佳）。 · 精通C/C++程式設計；另外熟悉SystemC者優先。 · 熟悉快取和記憶體層次結構建模、互連以及基於模擬的效能分析。 · 能夠獨立工作，制定技術方向，並在緊迫的時間內交付成果。 · 軟技能：分析思考、問題解決能力、清晰的溝通和技術報告能力、適應模糊性和迭代學習能力。 · 加分技能：(1) 使用Python或shell編寫腳本，實現環境自動化（執行實驗、解析結果）。 （2）具備硬體/韌體協同建模、混合式協同模擬或基於FPGA的快速原型開發經驗。 （3）了解電腦體系結構、底層軟體或韌體開發。
1. 參與CPU IP電路設計弱點之檢視與審查。 2. 開發 CPU IP 電路穩定度之測試項目，以排查/篩選出電路弱點。 3. 制定 CPU 電源完整性與電源量產品質方法 職缺需求 1. 數位電路設計背景 2. 類比電路設計知識 3. 熟悉SPICE軟體與STA, PTPX使用 4. 加分項: 具PDN知識背景
We are looking for a highly skilled DFT CAD and Methodology Expert to develop and deploy advanced test methodologies for next-generation data center and AI ASIC. Enhancing the efficiency and quality of our ASIC development and testing procedures. The successful candidate will work within the CAD team to innovate test solutions for complex 2.5D/3DIC, ensuring high quality and yield for advanced packaging technologies. Key Responsibilities • Methodology Development: Develop and deploy robust CAD flows for scan insertion, ATPG, pattern simulation, and Memory BIST (MBIST). • Tool Automation: Create scripts (Python, TCL, Perl) to enhance and automate DFT flows, accelerating simulation runtimes and improving quality of results (QOR). • EDA Tool Integration: Collaborate with EDA vendors to enhance tools for advanced packaging, including test verification and pattern generation. • Support & Debug: Support DFT integration teams with CAD flow issues, debug complex issues, and provide technical mentorship. • 3DIC/2.5D Expertise: Develop and implement testing strategies for chiplets and TSV-based 3D stacks. Location: Hsinchu, Taipei, Singapore. 職缺需求 • Experience: 5+ years of experience in DFT methodology development, EDA CAD flow, or physical design. • Tools: Expertise in industry-standard tools, such as Synopsys (DFTMAX, TetraMAX, StarRC) or Mentor Graphics (Tessent). • Programming: Proficiency in Python, TCL, and Shell scripting. System C knowledge is a plus. • Knowledge: Solid understanding of SCAN, ATPG, MBIST, and IEEE1149.1 Boundary Scan architectures. Experience with high-speed interfaces (PCIe, HBM) is also a plus. • Education: B.S./M.S. in Electrical Engineering, Computer Engineering, or related field. Preferred Qualifications • Experience in data center or AI SoC design environments. • Experience with Machine Learning for optimization in CAD flows. • Experience with advanced technology nodes (< 7nm). • Strong collaboration skills to work with cross-functional, global teams. • Excellent problem-solving skills to analyze CAD/DFT issues and implement solutions. • Ability to drive tool evaluations and make data-driven decisions.
上刊登職缺 
