1. 優化數位 IC 設計 BE 流程與方法 2. 執行與管理數位 IC 設計 BE 相關任務 (2.a) Physical aware synthesis, DFT-SCAN, DFT-MBIST insertion (2.b) STA timing analysis 與 fixing (2.c) Netlist level QC，例如 CLP 3. 與 FE RTL designer 及 PD APR 團隊密切合作，針對 PPA（Performance, Power, Area）進行 design 及 clock structure 的優化 4. 將依應徵者的年資與專業經驗，提供不同的職級 職缺需求 1. 具備工程相關碩士以上學歷 2. 具備2年以上 SOC digital design 經驗，並主要負責以下其中一項或多項 BE 任務： (2.a) Physical aware synthesis（1年以上） (2.b) STA timing analysis & fixing（1年以上） (2.c) Pre/Post-netlist QC，例如 CLP（1年以上） (2.d) DFT-SCAN、DFT-MBIST insertion 及 pattern generation（1年以上） 3. 具備良好的跨團隊溝通能力 4. 具備以下任一相關經驗者尤佳： (4.a) SOC clock/reset structure and design constraints (4.b) Lower power design & integration flows (4.c) APR physical design implementation flows (4.d) Floor Plan、Package design
1. 先進SoC晶片設計整合 2. 先進製程 IC 設計實現與技術開發 3. 關鍵 IP RTL-2-GDS 技術開發 職缺需求 1. 熟悉數位IC設計 2. 有SoC架構或DSP/MCU/ARM系統經驗佳 3. 有系統整合經驗佳
We are seeking a highly technical Wireless Program Manage with a solid background in Electrical Engineering (EE) and Computer Science (CS) to oversee cross-functional issues and risks across experienced engineering teams. The ideal candidate will play a key role in establishing processes that comply with ISO26262, ISO21434, and ASPICE standards, while also monitoring process performance, proposing, and implementing improvement measures, and collaborating with project teams to ensure the smooth implementation and adherence to processes. 職缺需求 -Master’s degree of EE/Communication/CS related. -In-depth understanding ASPICE, ISO26262, ISO21434, or automotive related standards -Excellent organizational and communication skills, with proven cross functional management -8+ years proven experience in a technical role within wireless industry.
軟體：HSI（USB、PCIE、MIPI、UFS、DP、HDMI等）系統軟體（Driver／FW）－設計與驗證 硬體：HSI（USB、PCIE、MIPI、UFS、DP、HDMI等）系統硬體（PCB／PHY）－設計、驗證及PPA分析 職缺需求 軟體： 1. 具備 C++、C 的經驗，熟悉 AI 者尤佳 2. 有 Linux Kernel／device driver／embedded system 3. 具備 HSI 經驗者尤佳 硬體： 1. 對 HSI 有扎實的基礎 2. 熟悉示波器、邏輯分析儀、協議分析儀 3. 熟悉 PCB 設計（PCB 設計規則、訊號完整性、電源完整性、EMI／EMC 及 HSI 佈局技術） 4. 熟悉 script languange（Python、Perl）者尤佳
1. 開發高速介面IP與子系統, 包含PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等 2. 開發Security, Fusa 等功能於PCIe/USB/MIPI/DisplayPort/HDMI/CSI 等等IP系統 職缺需求 1. 孰悉數位IC設計概念與整合流程 2. 有SoC架構或相關經驗者佳 3. 有PCIe/USB/UFS, MIPI interfaces, DisplayPort and HDMI等相關經驗者佳 4. 有FuSa, cybersecurity 相關經驗者加
設計以資料中心和人工智慧產品為導向的高速Serdes連接PHY架構。該職位的主要職責是為世界級客戶設計並交付ASIC產品。您將參與打造低功耗、高性價比且高速的Serdes PHY設計。您將有機會拓展視野，與來自多個國家的同事合作。此職位所需的專業知識包括數位通訊設計（均衡器、有限脈衝響應濾波器）、類比設計（鎖相環、類比數位轉換器、校準）和系統單晶片（SoC）設計（微控制器、匯流排協定）。 職缺需求 職位技能與資格： – 電機工程、電子工程或通訊工程碩士學位。 – 熟悉數位積體電路設計流程，包括RTL編碼、綜合、時間分析、時脈樹和DFT掃描/MBIST流程。 – 熟悉低功耗RTL設計、動態/漏電功耗、電源/時脈門控、動態電壓頻率調節（DVFS）、IR壓降和電壓分級。 – 熟練使用EDA工具（lint、cdc、synthesis、cts、ptpx等）。 – 熟悉數位通訊設計，例如均衡器（EQ）、有限脈衝響應濾波器（FIR）、最大似然穩定器（MLSD）等。 – 熟悉類比設計，例如鎖相環（PLL）、類比數位轉換器（ADC）、數位類比轉換器（DAC）校準等。 – 熟悉微處理器系統，包括指令、快取存取、中斷、啟動流程和偵錯方案。 – 優先資格： – 熟悉SerDes和乙太網路標準（IEEE 802.3）。 – 熟悉晶圓代工製程節點、封裝設計和晶片測試流程。 - 熟悉PAR流程，包括佈線、LVS、DRC和IR。 - 良好的溝通能力。 - 能夠發現問題並清晰地表達。
我們正在誠聘一位經驗豐富、充滿活力的軟體產品行銷經理，加入我們的智慧家庭事業部。這個關鍵職位將作為連接我們先進工程技術團隊與全球市場的橋樑。 您將負責制定並執行我們 TV SoC 軟體平台的市場推廣策略，將複雜的工程技術特性轉化為對客戶極具吸引力的價值主張。 理想的候選人應具備紮實的嵌入式系統技術背景——尤其是針對 Android 和 Linux 平台——並對底層硬體架構（包括 CPU/GPU 架構、視訊處理管線及系統效能）有著深入的理解。 職缺需求 工作經驗： 在半導體或嵌入式軟體產業擁有2年以上的產品行銷、技術行銷或產品管理工作經驗。 在技術產品的發布及全生命週期管理方面，擁有經證實的成功案例。 技術專長： 作業系統：對嵌入式作業系統有深入理解，特別是 Android TV 和基於 Linux 的平台。 SoC 架構：對現代電視 SoC 的組成部分高度熟悉，包括 CPU（例如 ARM）和 GPU 架構、儲存系統，以及視訊處理管線（解碼、編碼、顯示）。 系統效能：掌握系統級效能分析、基準測試及最佳化技術。 市場與商業敏銳度： 具備進行市場調查並將研究結果轉化為可執行洞察的成熟能力。 擁有卓越的敘事、溝通及簡報技巧，能夠將複雜的技術概念清晰地傳達給技術及非技術背景的受眾。 具備優秀的策略思維與分析能力。 教育背景： 優先考慮擁有電機工程、電腦科學或相關技術領域學士學位的候選人；擁有碩士學位或 MBA 學位者尤佳。
1. Clock架構與RTL設計 2. SOC IOMUX架構與RTL設計 3. SoC Floorplan架構規劃 4. 旗艦智慧型手機晶片整合 5. 車用系統晶片整合 職缺需求 1. 熟悉RTL設計整合與驗證 2. 具備STA, timing constraint, 瞭解先進製程timing概念 3. 熟悉EDA工具的使用, 具備撰寫script能力 4. 擅長跨單位合作溝通 5. 熟悉DFT, test mode整合驗證
1. SoC 上的 MEMSYS 架構設計與 RTL 實現 2. SoC MEMSYS 平台設計（高速、高效率、低功耗、測試） 3. SoC MEMSYS IP 整合（前端 RTL 和設計約束整合、設計流程品質控制、實體時序分析、專案整合任務協調） 職缺需求 1. 具備紮實的數位設計技能（低功耗設計、高速設計、低成本設計、跨時脈域設計、實體感知設計、可測試性設計） 2. 熟悉系統單晶片 (SoC) 數位設計整合流程（時脈源碼驗證、靜態時序分析、設計品質控制） 3. 熟悉架構/微架構規劃，並具備與團隊協作的跨部門溝通能力 4. 具備較強的解決問題、故障根源分析與調試能力 5. 具備良好的書面和口頭溝通能力 6. 具備外部記憶體介面設計經驗者優先 7. 具備低功耗設計及功耗優化技術經驗者優先 8. 具備高速時脈設計經驗者優先 9. 熟悉使用 Python/Perl 編寫腳本進行資料擷取與分析者優先
1. 分析AI應用業務落地需求，與相關部門和用戶溝通，了解系統需求和功能 2. 分析和解決系統運行中的問題，找出系統瓶頸 (包含模型推理及應用pipeline) 3. 持續改進系統性能，提出優化建議和實施方案 4. 與其他工程部門充分溝通，共同找出可行優化方案 職缺需求 1. 至少2年以上系統分析或相關工作經驗 2. 熟悉系統分析和設計方法，具備良好的需求分析和問題解決能力 3. 具備良好的溝通能力和團隊合作精神，能夠與不同部門和人員有效協作 4. 具備良好的時間管理能力，能夠在多任務環境中有效工作 5. 熟悉GAI模型架構為佳
1. 優化相機、影音播放與編輯等多媒體架構，最大化系統效能與使用者體驗。 2. 分析 SoC 效能瓶頸並執行系統調優，提出軟硬體架構優化策略。 3. 建立 SoC 異質運算（CPU/GPU/ISP/NPU）系統模型，探索並驗證最佳化方案。 4. 提供效能分析報告，向決策團隊提出技術發展與架構演進方向。 職缺需求 1. 熟悉計算機架構與作業系統，具備 Linux/Android 系統底層知識者尤佳。 2. 精通 Python 與 C/C++ 程式開發。 3. 具備系統效能分析或低功耗（Low-power）開發經驗者佳。 4. 具備 ISP 影像處理領域知識，及軟硬體協同優化（HW/SW Co-optimization）經驗者佳。 5. 具備良好的溝通技巧與強烈的好奇心，樂於探索並學習跨領域新知。 6. 具備清晰的邏輯論述與問題分析能力，並擁有動手實驗（Hands-on）驗證的實作精神。
1.分析並優化系統架構策略，以提升行動裝置系統在日常使用場景如：遊戲， 網頁瀏覽等場景的效能，並改善使用者體驗。 2.建立性能與功耗的系統模型，透過模擬軟硬體的交互作用來釐清問題，並尋找潛在的技術解決方案。 3.為開發團隊提供建議與方向，並與軟硬體團隊合作，實現技術整合與優化。 4.向決策團隊提供分析報告及技術發展方向。 職缺需求 1.熟悉計算機架構與作業系統，具備Linux/Android系統相關知識者尤佳。 2.熟悉Python、C/C++。 3.具備系統效能分析或低功耗系統開發經驗者佳。 4.喜愛電腦/手機遊戲，對於遊玩體驗最佳化有高度興趣，樂於接受挑戰，具備自我驅動力及責任感，並勇於學習不同領域的知識。 5.具備良好的溝通技巧，能夠清晰地表達技術概念和設計方案，並能在各團隊間有效合作。
1. 使用模擬工具分析汽車SoC的性能、功耗和熱管理指標。 2. 改進模擬模型，識別並針對SoC最佳化領域。 3. 實施策略，提升車載SoC的性能和效率。 4. 自動化評估流程，實現持續的SoC最佳化。 5. 跟進汽車SoC設計的最新進展，專注於系統層面的改進。 職缺需求 1. 熟悉SoC架構，包括處理器、記憶體和系統快取。 2. 熟悉性能模擬工具和系統性能分析方法。 3. 對汽車電子系統的功耗和熱管理有深入理解。 4. 至少2年以上相關領域的工作經驗，熟悉車用軟硬體架構者佳。 5. 熟悉Python、C或C++。 6. 良好的溝通技巧，能夠清晰地表達技術概念和設計方案，並能在多個軟體與硬體團隊中有效合作。 7. 具備快速學習新技術的能力，並能適應快速變化的技術環境。
1. 針對各類 benchmark 進行分析，辨識性能瓶頸、功耗瓶頸，並評估熱管理機制之影響。 2. 建置並實作 benchmark 之系統模型，以評估 SoC 最佳化之可行性與潛在效益。 3. 持續追蹤不同平台 benchmark 之最新進展，聚焦於系統層級之改善方向與策略。 4. 彙整分析與建模結果，提出具可落地性之系統/SoC 最佳化建議，並與跨部門團隊協作推進改善與成效驗證。 職缺需求 1. 熟悉 SoC 系統架構，包含處理器（CPU/GPU 等）、記憶體子系統與系統快取（Cache）等關鍵模組與其互動關係。 2. 熟悉性能模擬（Performance Modeling/Simulation）相關工具，並具備系統層級性能分析方法與實作經驗。 3. 具備至少 2 年以上相關工作經驗；具 laptop 平台軟硬體架構相關經驗者尤佳。 4. 具備 Python、C 或 C++ 程式開發能力，能用於分析自動化、資料處理或工具/模型開發。 5. 具備良好溝通與協作能力，能清晰表達技術概念與設計方案，並能與多個軟體及硬體團隊有效合作、推進議題。
1. 旗艦智慧型手機晶片整合 2. 車用系統晶片整合 3. 晶片整合流程與自動化程式設計 4. Timing收斂與分析 5. SoC Floorplan架構設計 6. SoC Clock架構設計 職缺需求 1. 熟悉RTL設計整合與驗證 2. 具備STA, timing constraint, 瞭解先進製程timing概念 3. 熟悉EDA工具的使用, 具備撰寫script能力 4. 擅長跨單位合作溝通 5. 熟悉DFT, test mode整合驗證
1. SoC平台記憶體(Memory)系統驗證 2. Memory驗證包含Pre-silicon與Post-silicon階段之功能測試、電性量測與系統穩定度驗證 3. Memory驗證工作與SoC設計、PHY設計、SI/PI團隊及軟體團隊密切合作，確保記憶體子系統於量產前達到最佳效能與穩定性 職缺需求 1. 參與 LPDDR5 / LPDDR6 Controller 與 PHY 之驗證工作 2. 執行 Pre-silicon and Post-silicon validation（功能測試、壓力測試、Corner test） 3. 協助 Memory training、Timing margin 測試與 Debug 4. 使用示波器（Oscilloscope）進行高速訊號量測與分析 5. 進行 SI/PI 基礎驗證與波形判讀 6. 撰寫測試計畫（Test Plan）與測試報告 7. 分析系統穩定度問題（如 Data corruption、Boot fail、Random hang） 8. 熟悉 C / Python 程式語言 9. 具備Debugger操作經驗 10. 具備良好的書面和口頭溝通能力 11. 具備良好邏輯分析與問題解決能力 12. 了解 LPDDR5/LPDDR6 或 JEDEC 規範概念經驗者優先
1. 針對不同產品（智慧型手機/汽車/...）進行互連IP/Fabric IP/系統級快取IP/相關匯流排子系統設計 2. 與設計驗證團隊合作，確保功能性 3. 與效能驗證團隊合作，確保滿足效能要求（頻寬/延遲） 4. 執行IP設計品質控制流程（lint、CDC、Spyglass DFT、UPF等） 5. 執行RTL前端流程（SDC品質檢查、時脈約束檢查等） 職缺需求 1. 熟悉數位積體電路設計和DFT流程 2. 熟悉SoC架構和匯流排（AMBA匯流排）規範者優先 3. 有晶片整合經驗者優先 4. 有外部記憶體介面設計經驗者優先 5. 有DV驗證經驗者優先 6. 有安全硬體設計經驗者優先 7. 有效能（頻寬/延遲）分析經驗者優先 8. 具備C/Python程式設計技能 9. 良好的書面和口頭溝通能力 10. 較強的分析解決問題的能力
1. Architecture design and RTL implementation of SOC platform. 2. SoC system performance analysis 職缺需求 1. Familiar with digital IC design, DFT, and FPGA emulation flow 2. Familiar with AMBA protocol and ARM bus architecture 3. Experienced in SOC infrastructure is a plus 4. Experienced in SOC design and integration is a plus 5. Experienced in hardware virtualization is a plus
1. 新產品風險評估及擬定先進封裝(2.5D/3D/CPO)可靠度驗證計畫 2. 先進封裝基板之電性及物性分析 3. 客戶新產品可靠度問題諮詢 4. 封裝基板供應商稽核及認證 5. 封裝基板供應商品質及可靠度管理 (品質異常事件處理, 變更管理, 例行性稽核, 評比等) 6. 新產品及技術導入品質及可靠度管理 7. 封裝基板供應商品質改善專案 職缺需求 1. 研究所或以上材料科學及工程學系 2. 熟悉封裝用的基板製程 3. 熟悉問題解決及8D CAR 手法 4. VQA/IQA or MQR 相關經驗 5. 基板及板級可靠度驗證相關經驗
As a strategic partner to the Head of DCCBG, you will oversee the operational and strategic initiatives. 1.Strategic Initiatives: Lead critical, cross-functional tactical projects, including AOP Planning, Goal Setting, Price Increase Initiatives, ACSS Corrective Actions, and Employee Survey improvements. 2.Strategic Architecture: Lead the end-to-end creation of executive presentations, ensuring a cohesive strategy across Datacenter, IOT, Computing, and Scaler units. Not just "making slides," but structuring logic to influence high-level decisions. 3.Distill & Communicate: Distill large volumes of complex business and technical data into clear, actionable insights. Craft high-impact narratives for OMM, EMT, GM+ reviews, quarterly earning calls, sales conference and external speeches that align with corporate expectations. 4.Matrix Influence: Work with other senior executives and their staffs across MediaTek to align priorities and resolve bottlenecks before they escalate. 職缺需求 1.Internal Savvy: Strong familiarity with MediaTek’s organizational structure and operational models 2.Analytical Storytelling: Exceptional ability to synthesize fragmented information into a clear business story 3.Execution: Proven track record in Program Management or Business Operations within a highly matrixed organization
上刊登職缺 
