• 負責次世代 AI 伺服器系統的架構探索與效能分析，以定義具備市場競爭力的最佳解決方案。 • 深入分析大型語言模型 (LLM) 等關鍵 AI 工作負載，精準識別並定位系統效能瓶頸。 • 開發並維護系統級效能模型 ，用以模擬各種 AI 加速器、記憶體與互連拓撲組合。 • 與系統架構師緊密合作，提出基於模擬數據的量化分析報告，以驅動關鍵架構決策。 職缺需求 • 熟悉計算機架構，特別是 AI 加速器 (NPU/GPU/ASIC)、記憶體子系統及系統互連技術。 • 熟悉Python. 使用過建模框架 (如 SimPy) 或數據分析函式庫 (如 NumPy, Pandas) 佳 • 具備系統級建模、效能分析或架構模擬經驗者佳。 • 具備良好的溝通技巧，能夠向跨部門團隊與決策者清晰解釋複雜的模擬結果與技術概念。 • (加分項目) AI 部署經驗： 具備將大型網路模型 (如 Transformer, LLM) 實際部署於大型系統上及相關優化經驗者尤佳。
職位概述 (Role Overview)： 我們正在尋找一位具備跨領域特質的獨特人才，能夠在「工程技術」與「商業思維」的交會點發揮所長。您將擔任關鍵的橋樑角色，將車用人工智慧 (Automotive AI) 領域的技術實力，轉化為實際的市場價值。 主要職責 (Key Responsibilities)： 1. 策略分析 (Strategic Analysis) 進行 TAM (整體潛在市場) 與 SAM (可服務市場) 分析，並定義產品的 KSP (關鍵銷售點)，以指引產品未來的發展方向。 2. 開發實作 (Development)： 負責建構並展示最小可行性產品 (MVP) 的原型設計與技術 Demo。 3. 概念驗證 (Validation)： 主導與客戶端的技術研討，於開發週期初期即進行產品概念的驗證與對焦。 4. 迭代優化 (Feedback Loop)： 建立並管理市場端與 R&D 團隊間的反饋閉環，推動產品的快速迭代更新與持續優化。 職缺需求 1. 技術能力 (Tech Stack)： 熟悉智慧座艙 (Smart Cockpit) 與 ADAS AI 的系統架構及相關產業生態系。 2. 產品思維 (Product Mindset)： 具備產品經理 (PM) 的思考模式，能敏銳洞察市場脈動與使用者需求。 3. 實作能力 (Hands-on Capability)： 擅長開發概念原型 (Concept Prototypes)，並能製作出具說服力且完整的技術展示 (Technical Demos)。 4. 溝通協調 (Communication)： 擁有卓越的人際溝通技巧，能有效在研發團隊 (R&D)、行銷單位以及第三方合作夥伴之間進行跨部門協作與協調。 5. AI 應用能力 (AI Adaptability)： 具備主動運用生成式 AI (Generative AI) 及各類 AI 工具的能力，以優化工作流程並尋求創新的解決方案。
1.智慧型手機系統開發,生產及驗證 2.FPGA 系統開發,生產及驗證 3.產出平台使用手冊 4.處理內外客戶的技術問題，視情形需要現場支持 職缺需求 1. 熟悉智慧手機系統電路設計及驗證 2. 熟悉FPGA系統電路設計及驗證 3. 熟悉手機生產流程 4. 熟悉Orcad,Power logic , Power PCB ,Allegro design tool 5.熟悉手持裝置周邊USB, MIPI-CSI, MIPI-DSI, DPI/DBI, Camera, sensors, SIM, T-flash, power, memory, thermal...等
Co-work with algorithm, digital/analog design, firmware, AI tool teams. 0+ ~ 10+ Years Experience in: Agentic AI Workflow/Tool Evaluation/Deployment Data Center & High-Speed SerDes Design Verification Plan & Project Execution Automotive Design Verification Plan & Project Execution 5G/6G Wireless Communication Design Verification Plan & Project Execution Satellite/NTN Communication Design Verification Plan & Project Execution Processor Platform/Peripherals Design Verification Plan & Project Execution Subsystem / System Level Design Verification Plan & Project Execution 職缺需求 01. Must be proficient in at least one of the following programming languages: Verilog / System Verilog / C++ / Python. 02. Must have continuous improvement / innovation / teamwork mindsets. 03. Good at debug ability / problem-solving / issue analysis. [Optional] 01. Experience with UVM (Universal Verification Methodology). 02. Experience with assertion and formal verification. 03. Experience with IC design flow, logic design, and computer architecture. 04. Experience with platform (e.g., bus, clock, power, reset, dma, etc). 05. Experience with mixed signal design and verification. 06. Experience with communication system and signal processing. 07. Experience with subsystem / chip level verification. 08. Experience with well-organized and comprehensive verification planning. 09. Experience with verification methodology. 10. Experience with technical management, project management, and team/people management.
專注於新產品導入 (NPI)、良率提升和測試時間縮短。 擅長跨職能團隊協作和流程改進，涵蓋從晶圓分選到最終測試的各個環節。 職缺需求 測試開發工程師，專注於並不斷改進測試模式驗證、測試方法開發、產品良率提高和測試時間縮短。
1. 開發系統模型與功耗、效能及散熱 (PPT) 估算方法論，以引導嵌入式軟體堆疊的架構設計與實作。 2. 與 IP 及系統設計團隊合作，優化行動裝置與高效能運算平台的系統效能及使用者體驗。 3. 分析並調校電源/散熱管理策略與軟體行為，專注於高負載場景及業界標準跑分 (Benchmarks) 的優化。 職缺需求 1. 具備資訊工程 (CS)、電機工程 (EE) 或相關領域之碩士或博士學位。 2. 熟悉 C++/SystemC 與 Python 程式語言。 3. 熟悉計算機結構 (Computer Architecture) 與系統建模 (System Modeling)。 4. 具備系統級功耗/散熱分析經驗者尤佳。 5. 具備良好的團隊合作精神及開放的心態。
Join the Tier-1 PC OEM team as a key driver of revenue growth and market expansion. You will not only manage long-term relationships with Tier-1 PC OEMs but also act as a demand creator, securing strategic design wins and ensuring MediaTek solutions are integrated into next-generation products. 職缺需求 • Experience: > 8 years of experience in the semiconductor industry, specifically in customer support, sales, or account management. • Language Skills: Fluent in spoken and written English, with strong communication and documentation skills (essential for North American client and partner interaction). • Proficiency in Microsoft Office and CRM software (specifically Salesforce.com). • Travel required domestically and overseas for customer visits (approx. 50%). • Soft Skills: Self-motivated, proactive, detail-oriented, and a collaborative team player.
1. 應用於I/O 小晶片的 SerDes 設計驗證工作. 包含從原型測試到量產晶片, 並與類比, 數位, 演算法設計團隊和系統應用團隊合作. 2. 負責實現測試腳本或設計測試韌體, 以驗證SerDes 類比IP和物理層效能. 3. 負責建立自動化測試程式和資料分析, 以測試SerDes 類比IP和物理層效能的特性和失效分析 職缺需求 1. 電機和通訊相關科系碩士以上畢業 2. 熟知有線通訊原理, 例如 SerDes, Ethernet, PCIe, USB, MIPI 等 3. 具備開發測試腳本或韌體程式設計的經驗 4. 理解類比或數位前端原理尤佳, 例如 Rx, Tx, PLL, CDR, EQ 等 5. 曾經開發自動化測試程式尤佳 6. 曾經操作相關測試儀器尤佳, 例如 PPG, BERT, Scope 等 7. 熟悉Python, Visual Studio and matlab尤佳
負責 SoC／系統層級的效能與功耗分析、優化。 與硬體、韌體、軟體、架構等團隊合作，推動效能與功耗改善方案。 針對系統瓶頸進行深入分析，提出有效的優化解決方案。 參與 DVFS、低功耗設計、系統資源管理等技術的開發與調教。 針對 Windows 平台，優化 Windows PPM（Processor Power Management）設定，提升系統效能與功耗表現。 分析並調教 Windows Power Management 相關設定，確保系統在各種使用情境下達到最佳效能與最低功耗。 撰寫技術報告與文件，並提供內部團隊及客戶技術支援。 職缺需求 電機、電子、資訊工程等相關科系碩士以上學歷。 5 年以上 SoC／系統效能與功耗優化相關經驗。 熟悉 SoC 架構（ARM/x86）、作業系統（Android／Linux／Windows）。 熟悉效能與功耗分析工具（如 perf、trace、power profiler、power modeling）。 具備 DVFS、低功耗設計、系統資源管理等技術經驗。 能針對系統瓶頸進行深入分析並提出優化方案。 具備跨部門溝通協調能力，能獨立或團隊合作完成專案。 具備良好英文溝通能力，能與國際團隊協作。 加分條件 有 CPU／GPU／SoC 產品開發經驗。 熟悉 WoA（Windows on ARM）平台架構，具備 Windows PPM（Processor Power Management）設定優化經驗。 深入了解 Windows Power Management 軟體架構，包括 power policy、power states、driver 互動、OS power framework 等。 有 Windows power management driver（如 ACPI、PEP、power framework）開發或調教經驗。 熟悉 Windows power policy 設定、效能／功耗 profile 調整。 有手機、IoT、車用電子等產品開發經驗。 有客戶技術支援或海外合作經驗。
作為客製化IC軟體工程師，您將負責產品系統單晶片(SoC)上 Linux Kernel/Zephyr 作業系統的開發與優化。此職位需針對Kernel相關系統軟體及開機流程進行開發、優化或改良，以提供最佳系統效能。 主要職責包括： 1. 將最新的 Linux Kernel 移植至 SoC 上開機。 2. 解決系統問題，優化 Linux Kernel 以提升效能。 3. 熟悉 Linux 或開源軟體(如Zephyr)及其開發環境。 4. 熟悉 GCC 及相關 toolchain 工具。 5. 建立跨平台開發環境。 6. 開發及修改 Kernel 驅動程式與 boot loader。 職缺需求 1. 具備嵌入式軟體開發經驗者優先。 2. 具備 Linux/Zephyr 核心及裝置驅動程式相關知識與經驗。 3. 具備 C/C++ 程式設計能力。 4. 熟悉 CPU 開機流程，如 ROM、boot loader 尤佳。 5. 有多處理器程式設計經驗者尤佳。 6. 有 Android 應用程式框架經驗者尤佳。
1. CPU system design and performance analysis 2. System bus architecture and integration 3. IP and system verification 4. Debug Architecture related IP design and integration 職缺需求 1. HDL languages (such as Verilog or VHDL) and verification languages (such as SystemVerilog, UVM). 2. Experienced in Pre-silicon signoff and Post-silicon verification and debugging. 3. Experienced in CPU system design (ARM based is better) 4. Experienced in SoC system design and silicon verification
1. 發展多模6G/5G/4G L1/DSP軟體，包含:狀態機/通道排程/數據機及RF控制 2. 在嵌入式系統實現OFM信號處理機制 3. 熟悉ASIP/DSP架構下的數位通訊 職缺需求 1. 熟悉C語言和資料結構 2. 熟悉數位通訊 3. 讀過3GPP NR/LTE spec，或者有L1及Protocol經驗(>3年尤佳)
1.開發Bluetooth/ZigBee/Thread/UWB韌體並實現Bluetooth/ZigBee/Thread最新規格 2.開發Bluetooth, WiFi, ZigBee, Thread, UWB, LTE, 5GNR共存技術 3.與硬體與軟體共同開發 Bluetooth/ZigBee/Thread/UWB系統架構 4.協助手機與消費性產品客戶 最佳化效能 與解決問題 職缺需求 1.熟悉C語言 與 嵌入式系統 2.有Bluetooth, ZigBee, Thread, UWB 或WiFi等wireless protocol經驗為佳 3.有UART, SDIO, USB, PCIe, SPI等Host interface經驗為佳
1.Propose design verification plan and do the execution based on IP and system HW architecture/application 2.Develop design verification environment 3.Develop required verification methodology and adopt into project 職缺需求 1.Bachelor/Masters Degree in Electrical/Computer Engineering, RTL design experience RTL verilog capability 2.Scripting capability (Ex: tcl, phython, perl ...etc.) 3.SystemVerilog, UVM capability 4.Formal verification capability is plus C/C++ programming is a plus 5.Processor, Chip level architecture related design/verification experience is a plus
1. 研發 GNSS 基頻訊號處理算法，含 GPS、Galileo、BeiDou、GLONASS、NavIC、QZSS 和 SBAS。 2. 研發基頻硬體 C-model 和 RTL 設計驗證。 3. 研發 GNSS HW+SW receiver 於 DSP 嵌入式系統，含 SW 設計、算法實作和系統整合。 職缺需求 1. 碩士以上學歷，科系：電機工程、通訊工程、航太或相關科系。 2. 熟 C 語言。 3. 熟數位通訊與訊號處理。 4. 有無線通訊或嵌入式系統設計經驗尤佳。
We are seeking an experienced and highly skilled Program to lead the planning, execution, and delivery of complex programs spanning data center and AI. This role is highly technical and requires a solid background in Electrical Engineering (EE) and Computer Science (CS) to effectively understand and address cross-functional technical issues and risks. Key Responsibilities: 1. Lead and manage end-to-end program delivery for data center projects, ensuring alignment with business objectives and development timelines. 2. Collaborate with internal cross engineering teams and external customers to drive project direction and manage risks. 3. Influence and execute across cross-functional engineering and operations organizations, fostering effective communication and teamwork. 4. Provide clear and focused project reporting to executives and stakeholders, ensuring transparency and accountability. 5. Identify and mitigate program risks, proactively addressing issues to ensure successful implementation. 6. Coordinate resources, schedules, and deliverables across multiple teams and locations. 7. Maintain strong organizational discipline and strategic thinking to achieve program goals. 職缺需求 1. Master's degree in Electrical Engineering, Computer Science, or a related field; advanced degree preferred. 2. Minimum of 8 years of technical experience in program management, preferably within the data center or AI industry. 3. Proven track record of delivering complex, multi-disciplinary technical programs. 4. Strong leadership skills with the ability to influence and motivate cross-functional teams without direct authority. 5. Exceptional organizational, analytical, and problem-solving abilities. 6. Proficiency with program management tools and relevant software/hardware (e.g., Jira, MS Project). 7. Ability to work effectively across different time zones and in a global team environment. 8. Willingness and ability to travel internationally as required.
1.負責 ASIC Memory IP Driver 軟體開發與 IC驗證環境 2.熟悉軟/韌體、優化、IC驗證 及 除錯 等工作項目 3.執行 IC bring up 與韌體系統整合的工作 職缺需求 1.碩士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、相關科系畢業 2.熟悉 C, Python、C++, and 嵌入式系統 3.有driver/驗證相關經驗尤佳 4.有LPDDR/DDR or HBM相關經驗尤佳 (option) 5.有Python相關經驗尤佳 6.具備分析與示波器訊號量測經驗尤佳(option) 7.自發性強 與良好的溝通與團隊合作能力
1. Serdes/High speed interface related PHYD IP architecture planning 2. Serdes/High speed interface related PHYD IP RTL coding 3. Serdes/High speed interface related PHYD IP front-end and back-end integration 4. Co-work with MAC design team and DV team for IP verification 5. Co-work with Analog design team for PHY co-simulation 職缺需求 1. Good at RTL and digital circuit design 2. Familiar with front-end or back-end integration flow and related EDA tools 3. Knowledge of high speed interface standards such as Ethernet Serdes, PCIe, USB, HDMI, DP, MPHY, CPHY etc. 4. Experience in high speed Interface PHYD IP development 5. Experience in DSP based IP design, such as CDR, CTLE, FEC, FFE, FIR, IIR etc.
1. 執行電腦化資訊系統控制作業之稽核專案與風險評估，如 : IT 營運流程內控與舞弊風險評估、控制點設計評估、定期與不定期稽核專案、數據分析與持續性監控等。 2. 執行其他營運循環或法令遵循等專案查核，如 : 銷售及收款循環、生產循環、採購及付款循環、薪工循環、投資循環、融資循環、法令遵循查核專案等。 3. 執行法令要求之內部稽核職能，如 : 內控自評作業、子公司專案稽核等。 職缺需求 1. 具備晶圓設計或半導體相關產業之IT營運流程經驗或電腦稽核工作經驗至少 8 年以上 2. 專業證照 : CISA、CISM、CRISC、CISSP 、ISO 27001 Lead Auditor尤佳 3.了解 SQL、Python、Java、C++ 或類似語言的編程，並能進行風險評估與設計
AI 處理器資深系統軟體工程師 負責 MediaTek AI 處理器系統軟體的開發，主要職責包括： 1. 開發與優化 AI 處理器的 Linux 核心驅動程式及韌體，以最大化系統效能。 2. 在早期開發階段設計 NPUSYS 架構並實現相關軟體。 職缺需求 1. 具備優異的 C/C++ programming 能力 2. 具備 2 年以上 Linux driver 開發以及效能最佳化經驗 3. 熟悉作業系統,計算機架構或OpenCL尤佳
上刊登職缺 
